Teraz neviem co chcu ti teoretici v skole aby si im o tom rozpraval, ale v praxi sa to tusim robi tak ze v CPU su mechanizmy ktore zlozitu CISC instrukciu interne rozdelia na viac jednoduchych RISC instrukcii a tie sa vykonaju.

P.S. aj google to nasiel, sice tazko ale predsa :) Pisu ze su tak robene aj vsetky dnesne x86 CPU, myslim ze ano ale nebol som si isty zhlavy (nevedel som ci len P4 nebol ulet a potom ci sa na to nevybodli)
http://www.hardwaresecrets.com/article/Inside-Pent ium-4-Architecture/235/4