zadání jsme dostali v půlce dubna a do 1.5. jsme měli udělat úvodní dokumentaci jak to budeme řešit, ale jak jsme měli udělat návrh řešení když jsme neprobrali pro nás to nejdůležitější (VGA rozhraní a ještě nám 3 přednášky ze 13 odpadli) a když jsme vlastně ani nevěděli jak to pořádně funguje a hlavně já jsem během semestru neměl jenom VHDL. A když jsme odevzdali úvodní dokumentaci, tak nám přišla odezva v podobě jedné věty s tím co tam máme blbě v tom návrhu a to bylo všechno.