AVR procesory od Atmelu majú two-stage, single level pipeline design. To znamená, že vykonanie jednej inštrukcie pozostáva len z dvoch krokov (fetch a execute), a keďže má (jednoúrovňovú) pipeline, tak dokáže vykonať jednu inštrukciu v každom takte.
O pipeliningu s viacerými vrstvami než je fáz vykonávania inštrukcií som nepočul, ale v tejto oblasti sa zasa až tak moc neorientujem.