Napr. takto



Ked stupne na Gate spodneho len na 0.5V (este spodny nezopol) tak uz zacne ten vrchny FET zatvarat(lebo sa zopne ten moj NPN a ten zopne PNP a ten nacpe Vcc na Gate vrchneho). Dalo by sa to mozno aj jednoduchsie bez dodatocnych tranzistorov ale to by zaviselo na Vcc to by bolo naprd. Toto co som nakreslil nezavisi od Vcc. Vrchny sa rozopne ked spodne Gate stupne nad 0.5V, a vrchny nezopne kym spodne Gate neklesne pod 0.5V

Tie modre rezistory nie su nutne, to tam je preto ze pisal ze mu Gate-Source nevydrzi 22V, tak ten modry rezistor urobi Vgs polovicne.

P.S. len preistotu neviem ci to je dobre vidno: tam vedla spodneho Gate, to nie je spoj, to je krizenie bez spoja (je to obluk akoze jeden drat ide ponad druhy drat), mysou rucne v malovani sa to kresli dost nahovno