Teraz ma napadlo este lepsie, ptz to predtym zas malo nevyhodu pri velmi rychlom stupani riadiaceho napatia, toto tu je IMHO najbezpecnejsie:



Spodny FET je zopnuty len ked kolektor_T2 < 0.5V, a vrchny FET je zopnuty len ked kolektor_T2 > Vcc-0.5V
Medzi 0.5V az Vcc-0.5 su obe vypnute.

//edit: aaa, sakra, ten vrchny PNP nikdy nerozopne lebo spodny NPN stahuje napatie cez ten 100k a tranzistor na zem. Takze treba zvysit tie 100k na bazach aspon na 330k(alebo znizit R25 nazad na 1k, ale R25 som zmenil z povodneho 1k na 10k aby to zbytocne nezralo 22mA pri 22V (=0.5W!!) v zopnutom stave), a treba dat este jeden odpor (rovnaky ako je na baze) medzi Vcc a bazu PNP. Aby PNP rozopol uz pri Vcc-1V.
Ale zas to trochu zavisi od napajacieho napatia - pri moc vysokom Vcc, napr. pri 50V by to zas nezoplo. Ale to je mozno aj pozitivna vlastnost - takze kludne to urob tak ked chces :)

//edit2: alebo ten problem sa da vyriesit aj tak ze sa namiesto tych mnou pridanych PNP a NPN pouziju FET-y. Potom nebude tiect prud cez bazu NPN a vsetko bude tak jak ma byt, bez akejkolvek dalsej zmeny tej schemy, staci zmenit zeleny PNP a zeleny NPN na FETy (ale take ktore vydrzia Vgs = 22V). Myslim ze tak (s 2malymi+2vykonovymi FETmi) sa to robi profesionalne (v chipoch pre DC/DC menice, charge pump a podobne). Ale nenosim v hlave vnutorne schemy kdejakych chipov takze neviem naisto :)

P.S> neoznaceny zeleny rezistor je tiez 10k